11204243 alexied he 1656137085
0
以下是该项目的基本介绍,项目基于西电微电子学院研究生课程《计算机组成与架构 (X1MI9030)》的期末大作业:  该项目是一个基于16位宽的MIPS指令集架构的LC_3处理器设计,该处理器是一个多周期结构设计(后期会优化为五级流水线设计)
接近2年前
8113993 gaetanwang 1640487918
0
针对HDLBits的解题代码库(正在建设......)
Verilog
接近2年前
10174091 wzx046 1641306501
0
使用Verilog 通过串口接收激光测距模块数据,按键改变数码管显示内容
Verilog
1年多前
9552034 zdevt 1695048579
0
basic_verilog
1年多前
12143313 jszhanghit 1682665696
0
生成CRC并行计算verilog代码
12个月前
13790298 gottfried wilhelm leibniz 1706102108
0
2023-2024同济大学数字逻辑大作业,基于FPGA开发板、VGA显示器、PS/2协议鼠标实现的推箱子小游戏
5个月前
13658086 monkeyzk3664826 1705716432
0
4个月前
0
从零开始设计FIFO,以sunburst的资料为基础,结合各大网友们的代码特点,争取做出适用不同场景的多版本FIFO。
2个月前
8554582 ziraffe 1713100310
0
一生一芯第六期
2个月前
13056130 cdm2002 1703260149
0
合肥工业大学系统硬件综合设计,仅作为学习参考
2个月前

搜索帮助